<optgroup id="vveti"><sup id="vveti"></sup></optgroup>
      <input id="vveti"><ruby id="vveti"><address id="vveti"></address></ruby></input>

      <delect id="vveti"></delect>
    1. ModelSim

      Mentor公司的ModelSim是業界最優秀的HDL語言仿真軟件,它能提供友好的仿真環境,是業界唯一的單內核支持VHDL和Verilog混合仿真的仿真器。它采用直接優化的編譯技術、Tcl/Tk技術、和單一內核仿真技術,編譯仿真速度快,編譯的代碼與平臺無關,便于保護IP核,個性化的圖形界面和用戶接口,為用戶加快調錯提供強有力的手段,是FPGA/ASIC設計的首選仿真軟件。

      ModelSim分幾種不同的版本:SE、PE、LE和OEM,其中SE是最高級的版本,而集成在 Actel、Atmel、Altera、Xilinx以及Lattice等FPGA廠商設計工具中的均是其OEM版本。SE版和OEM版在功能和性能方面有較大差別,比如對于大家都關心的仿真速度問題,以Xilinx公司提供的OEM版本ModelSim XE為例,對于代碼少于40000行的設計,ModelSim SE 比ModelSim XE要快10倍;對于代碼超過40000行的設計,ModelSim SE要比ModelSim XE快近40倍。ModelSim SE支持PC、UNIX和LINUX混合平臺;提供全面完善以及高性能的驗證功能;全面支持業界廣泛的標準;Mentor Graphics公司提供業界最好的技術支持與服務。

      ModelSim相關文章更多>>

      ModelSim視頻更多>>

      關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
      電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
      返回頂部
      亚洲日韩女同一区二区三区_久久久久久精品免费毛片_欧美日韩中文国产一区_肉末茄子的做法教学视频

        
        <optgroup id="vveti"><sup id="vveti"></sup></optgroup>
        <input id="vveti"><ruby id="vveti"><address id="vveti"></address></ruby></input>

        <delect id="vveti"></delect>